Pine64 поставляется с одноплатным компьютером Star64, впервые оснащенным чипом RISC-V – Компьютер – Новости

Сам RISC-V – это не дизайн, а ISA (архитектура набора инструкций).

Например, ARM предоставляет достаточно полный пакет данных для сборки процессора. Например, ISA будет фиксированным для определенного поколения ядер ARM, но также могут быть лицензированы различные конструкции ядер, обеспечивающие разные уровни производительности. Известные дизайнерские дома строят вокруг него периферийные устройства и шины памяти, и тогда SOC готов. Некоторые производители (Apple с M1, но и другие) еще больше корректируют ядра по своему усмотрению.

С RISC-V все гораздо проще. Набор инструкций имеет несколько отдельных расширений, и вы можете выбрать то, что вам нужно. Минимум, что вам нужно, это уметь работать с 32-битными целыми числами. В наборе инструкций есть даже место в кодах операций, чтобы вы могли добавить свои собственные инструкции. Реализация процессора, например конвейера и т.п., также не установлена ​​и также обеспечивается промышленностью/сообществом.

Это, безусловно, имеет преимущества в определенных аспектах. Если вы создаете свой собственный дизайн ASIC или FPGA, вы можете создать/лицензировать высокопроизводительный дизайн ядра, который включает суперскаляр (одновременная обработка нескольких инструкций), спекулятивное выполнение, несколько ALU и так далее. Затем вы переходите к производительности настольных ПК.

Но вы также можете оптимизировать по размеру. Однако в сообществе с открытым исходным кодом также существует так называемая «последовательная» реализация, называемая СЕРВИС. Этот ЦП чрезвычайно мал в том смысле, что он обрабатывает 1 бит 32-битной инструкции за такт. Таким образом, инструкция сложить 2 числа занимает 32 такта. Обычные ЦП делают это за 1 цикл, а ЦП с несколькими АЛУ могут достигать еще более высокой производительности.

Зачем тебе это? Потому что это возможно. Процессор — это буквально несколько сотен триггеров. Таким образом, 6000 ядер SERV помещаются на 1 большой FPGA.. Производительность выше всяких похвал, потому что 1 ядру процессора на самом деле требуется 32 тактовых импульса на инструкцию.
Тем не менее, для него все еще есть законное использование. Предположим, вы делаете ASIC, которому нужен небольшой процессор для установки некоторых битов в нужное место при запуске, и больше ничего не делает. Затем вы можете сделать это с помощью нескольких сотен триггеров, и вы даже можете позже настроить прошивку.

Несколько абзацев назад я сказал «в каком-то смысле», потому что я еще не совсем уверен, является ли это «правильным» подходом для разработчиков программного обеспечения. Для разработчиков аппаратного обеспечения RISC-V является фантастическим, потому что он еще не сформирован. Тем не менее, несколько микроконтроллеров, которые я видел, выпускаются с RISC-V до сих пор, часто имеют свои собственные сборки компилятора GCC (необходимые) именно потому, что они добавляют свои собственные инструкции к процессору. Это классическая функция OpenSource, когда кому-то, кто хочет улучшить часть программного обеспечения, но затем не нравится сотрудничество или направление проекта, он создает свою собственную вилку. Итак, у вас есть 2 пакета программ, которые делают одно и то же. И желательно ли это для компилятора, который должен использовать ту же архитектуру? Или мы должны смириться с тем фактом, что вы можете использовать определенные «проприетарные» расширения набора инструкций только в том случае, если вы используете вилку компилятора производителя (возможно, плохо поддерживаемую и очень устаревшую)?

Еще мне не нравится то, что непонятно, какой уровень производительности можно ожидать от многих чипов. «Ядро RISC-V» не говорит мне, насколько быстрым оно может быть, как я только что обрисовал в общих чертах с суперскалярной реализацией по сравнению с последовательной реализацией.

[Reactie gewijzigd door Hans1990 op 30 juli 2022 12:48]