Программный инструмент оптимизирует задачи DFT

Программное обеспечение позволяет анализировать и вставлять большую часть логики ДПФ на самых ранних стадиях процесса проектирования, выполнять быстрый синтез, а затем запускать ATPG (автоматическую генерацию тестовых шаблонов) для выявления и устранения блоков выбросов и принятия соответствующих мер.

Tessent RTL Pro автоматизирует анализ и вставку контрольных точек, ячеек-оболочек и логики ограничения по оси X на ранних этапах процесса проектирования, что может помочь клиентам сократить циклы проектирования и улучшить тестируемость их проектов.

Tessent RTL Pro обрабатывает сложные конструкции Verilog и SystemVerilog, сохраняя при этом внешний вид исходного дизайна RTL.

Tessent RTL Pro позволяет анализировать сложность RTL и его адаптируемость для вставки тестовых точек, оценивая, можно ли эффективно редактировать структуру RTL клиента, что является критическим фактором при добавлении тестовых точек в проект.

Функциональность Tessent RTL Pro «сдвиг влево» также помогает расширить возможности сторонних инструментов по оптимизации области и времени при добавлении логики ДПФ перед синтезом, оставляя только вставку сканирования для уровня вентиля.

Вставка проекта происходит на этапе разработки RTL с выводом RTL, что обеспечивает плавную интеграцию со сторонним программным обеспечением для синтеза и проверки.

Кроме того, RTL Pro генерирует файлы проекта, которые работают с любыми последующими потоками синтеза или проверки, не требуя замкнутого процесса.

Для большего: www.siemens.com/tessent