На прошлой неделе в Международная конференция по сплошным цепям IEEE (ISSCC), Два из самых больших соперников в продвинутом производстве чипов, Intel и TSMCподробно описал возможности ключевых цепей памяти, Шрампостроен с использованием их новейших технологий, Intel 18а и TSMC N2Полем Способность производителей чипов сохранять схемы замедлялась на протяжении многих лет, но было особенно сложно сократиться Шрамкоторый состоит из больших массивов ячеек памяти и вспомогательных цепей.
Самый плотно упакованный блок SRAM двух компаний обеспечивает 38,1 мегабит на квадратный миллиметриспользуя ячейку памяти, которая составляет 0,021 квадратных микрометров. Эта плотность составляет до 23 -процентного повышения для Intel и 12 -процентное улучшение для TSMCПолем Несколько удивительно, в том же утре Synopsys обнародовал дизайн SRAM, который достиг той же плотности, используя предыдущее поколение транзисторыно он действовал менее чем на половину скорости.
Технологии Intel и TSMC – это первое использование двух компаний новой транзисторной архитектуры, называемой нанолистыПолем (Samsung перешел на нанолисты поколение ранее.) В предыдущих поколениях ток протекает через транзистор через Фин-образный регион каналаПолем Конструкция означает, что увеличение тока, которое может управлять транзистором, – поэтому, что схемы могут работать быстрее или включать в себя более длинные соединения – требует добавления большего количества плавников в устройство. Устройства Nanoshiet покончили с плавниками, обменивая их на стопку кремниевых лент. Важно отметить, что ширина этих нанолистов регулируется от устройства на устройство, поэтому ток может быть увеличен более гибким образом.
«Нанолисты, кажется, позволяют SRAM масштабироваться лучше, чем в других поколениях», – говорит Джим Хэндиглавный аналитик в области консалтинговой фирмы памяти.
Гибкие транзисторы делают меньше, лучше SRAM
Клетка SRAM немного хранит в цепи с шестью транзисторами. Но транзисторы не идентичны, потому что у них есть разные требования к ним. В ячейке на основе Finfet это может означать построение двух пар устройств с двумя плавниками в каждом и оставшихся двух транзисторов с одним плавником в каждом.
Устройства Nanoshiet обеспечивают «большую гибкость в размере ячейки SRAM», – говорит Цунг-Юнг Джонатан Чангстарший директор TSMC и сотрудник IEEE. Между транзисторами меньше непреднамеренных вариацийПо его словам, с нанолистами, качеством, которое улучшает низкую производительность SRAM.
Инженеры обеих компаний воспользовались гибкостью нанолиста транзисторов. Для ранее пропитанных устройств, называемых транзисторами, называемыми выталкивающими и пропускающими транзисторами, устройства нанолиста могут быть физически более узкими, чем два отдельных плавника, которые они заменили. Но поскольку стопка нанолистов имеет в общей сложности больше кремния, она может привести к большему количеству тока. Для Intel это означало до 23 -процентного снижения площади ячейки.
«Как правило, битовая линия на некоторое время застряла на 256 бит. Для N2 … мы можем расширить это до 512. Это улучшает плотность почти на 10 процентов ». –Sung-Yung Jonathan Chang, TSMC
Intel подробно рассказала две версии схемы памяти, высокая плотность и версия с высокой точкой, а последняя получила еще большее преимущество гибкости нанолиста. В Finfet Конструкции, проходные и выпадающие транзисторы имеют одинаковое количество плавников, но нанолисты позволяют Intel сделать раскрытые транзисторы шире, чем устройства, приводящие к более низкому минимальному рабочего напряжению.
В дополнение к Нанолиста транзисторыIntel 18A также является первой технологией, включающей сети мощности на задней стороне. До 18a, обе доставки энергии взаимодействиякоторые обычно являются толстыми, а межсоединения, несущие сигналы, более тонкие, были построены над кремнием. Мощность на задней стороне перемещает взаимосвязь мощности под кремнием, где они могут быть большими и менее устойчивыми, питающие цепи через вертикальные соединения, которые проникают через кремний. Схема также освобождает пространство для взаимодействия сигналов.
С устройствами Finfet, транзисторы SRAM (PG) и вытягивание (PD) транзисторы должны управлять большим количеством тока, чем другие транзисторы, поэтому они сделаны с двумя плавниками. С транзисторами нанолиста SRAM может иметь более гибкий дизайн. В дизайне Intel высокопрометом, устройство PG шире, чем другие, но транзистор PD даже шире, чем для стимулирования более тока. Intel
Однако мощность на задней стороне не помогает в сокращении самой битовой ячейки SRAM, Сяофей Ванлидерство технологии и менеджер в Intel, рассказали инженерам в ISCCПолем На самом деле, использование мощности на задней части камеры расширит свою площадь на 10 процентов, сказал он. Таким образом, вместо этого команда Intel ограничила его периферическими цепями и по периметру битовых ячеек. В первом он помог сократить цепи, потому что инженеры смогли построить ключевой конденсатор под ячейками SRAM.
TSMC еще не переходит к мощности на задней стороне. Но он смог извлечь полезные улучшения на уровне цепи только из нанолиста транзисторов. Из -за гибкости транзистора инженеры TSMC смогли расширить длину линии битов, соединение, через которое ячейки записываются и читают. Более длинная битовая линия связывает больше ячеек SRAM и означает, что памяти требует меньше периферических цепей, сокращая общую область.
«Как правило, битовая линия на некоторое время застряла на 256 бит», – говорит Чанг. «Для N2… мы можем расширить это до 512. Это улучшает плотность почти на 10 процентов».
Synopsys Сжимает схемы SRAM
Synopsys, которая продает инструменты и конструкции схемы проектирования электроники и конструкции, которые инженеры приобретают и интегрируются в свои системы, достигают примерно той же плотности, что и TSMC и Intel, но используя самую современную технологию Finfet, 3 нанометра. Повышение плотности компании поступило в основном из периферийных цепей, которые контролируют саму массив SRAM, в частности, как называется архитектура с двойным третьем интерфейса в сочетании с сдвигом уровня с увеличением диапазона.
Сохранить питание, особенно в мобильных процессорыдизайнеры начали управлять матрицей SRAM, а периферийные схемы при разных напряжениях объясняютРахул ТукралСтарший директор по управлению продуктами в Synopsys. Называемый Dual Rail, это означает, что периферия может работать при низком напряжении, когда это необходимо, пока ячейки битов SRAM работают при более высоком напряжении, что делает его менее вероятной, что они потеряют свои биты.
Но это означает, что напряжения, представляющие 1 и 0, в ячейках SRAM не соответствуют напряжениям на периферии. Таким образом, дизайнеры включают в себя схемы, называемые уровнями, чтобы компенсировать.
Новый Synopsys SRAM улучшает плотность памяти, размещая цепи смены уровня на границе с периферией, а не глубоко внутри массива ячеек и делая схемы меньше. То, что компания называет «смены расширенного уровня диапазона», интегрировать больше функций в схему при использовании Finfets С меньшим количеством плавников, что приводит к более компактной SRAM в целом.
Но плотность не единственная точка в его пользу, по словам Тукрала. «Это позволяет двум рельсам быть намного дальше друг от друга», – говорит он, имея в виду напряжение битовой ячейки и периферийное напряжение. Напряжение в битовых ячейках может работать от 540 милливолт до 1,4 вольт, в то время как напряжение на периферии может составлять всего 380 мВ. Эта разница напряжений позволяет SRAM хорошо работать при минимизации власти, говорит он. «Когда вы сводите это до действительно, действительно низкого напряжения… это снижает мощность на многое, что любит сегодняшний мир ИИ», – говорит он.
На вопрос, подобный конструкция схемы Можно работать, чтобы сократить SRAM в будущих технологиях NanoShiet, Тукрал сказал: «Ответ на 100 процентов да».
Хотя Synopsys удалось соответствовать TSMC и Intel с плотностью, его предложение работало намного медленнее. Максимум Synopsys SRAM составил 2,3 GigaHertz по сравнению с 4,2 ГГц для самой быстрой версии SRAM TSMC и 5,6 ГГц для Intel.
«Это впечатляющие синопсии могут достигать той же плотности на 3 нм, и это на частоте, которая будет иметь отношение к кремнию на массовом рынке для этого узла в долгосрочной перспективе», – говорит говорит Ян Катрессглавный аналитик более чем Moore. «Это также демонстрирует, как узлы процессов редко статичны, и новые, плотные дизайны для таких вещей, как SRAM, все еще происходят».
Из статей вашего сайта
Связанные статьи в Интернете
2025-02-26 12:00:00
1740659029
#Intel #18A #TSMC #Maint #Srams
