Новый дизайн решает проблемы с интеграцией факторов с помощью цифровых вероятностных вычислений

Вероятностные машины Ising (PIM) являются продвинутыми и специализированными вычислительными системами, которые могут решать вычислительные задачи, такие как задачи оптимизации или целочисленной факторизации, более эффективно, чем классические системы. Чтобы решить проблемы, PIM полагаются на взаимодействующие вероятностные биты (P-биты), сети взаимодействующих единиц цифровой информации со значениями, которые случайным образом колеблются между 0 и 1, но это может быть смещено, чтобы сходиться с учетом желаемых решений.

Класс PIM, которые интенсивно исследуют использование магнитные устройства внедрить случайность в цифровую транзисторную схему. Хотя было обнаружено, что эти системы являются перспективными для быстрого решения различных специфичных и передовых проблем, их крупномасштабный дизайн и надежное изготовление до сих пор оказались сложными. Это в первую очередь потому, что их масштабирование требует точного контроля небольших магнитных моментов, а также часто влечет за собой использование больших цепей, которые преобразуют цифровые сигналы в аналоговые напряжения и другие дополнительные компоненты.

Исследователи из Северо-Западного университета и других институтов недавно разработали новую интегрированную схему, специфичную для приложения (ASIC), которая может быть использована для создания более эффективных вероятностных компьютеров. В бумаге опубликовано в Природа Электроникаони представили вероятностный компьютер на основе новой схемы и показали, что он может выполнять задачи по интеграции факторизации.

«Мы были заинтересованы в изучении того, как можно построить масштабируемый вероятностный компьютер, путем индивидуальной разработки ASIC с использованием технологии CMOS Foundry»,-сказал Tech Xplore Pedram Khalili Amiri, старший автор газеты.

«Наша интуиция заключалась в том, что, используя преимущества платформы цифровых CMOS и высокой плотности транзисторов, доступных в современных полупроводниковых технологиях, можно в конечном итоге создать очень крупномасштабные вероятностные компьютеры, которые могут решать проблемы, связанные с комбинаторной оптимизацией. В качестве первого шага мы решили попробовать эти идеи и разработать вычислительный архитектура и дизайн, используя подход к менее продвинутому (130 nm.

При рассмотрении предыдущей литературы в этой области и экспериментов с вероятностными вычислительными архитектурами Амири и его коллеги поняли, что, несмотря на многочисленные преимущества, технология CMOS, по-видимому, не подходит для создания случайных битовых последовательностей. Примечательно, что создание этих случайных последовательностей является центральным для функционирования вероятностных компьютеров.

Чтобы преодолеть это ограничение технологии CMOS, исследователи адаптировали контролируемые напряжением соединения магнитных туннелей (V-MTJS), аппаратные компоненты, которые они ввели в своей предыдущей работе и ранее применяли к созданию устройств Magnetic Mand-Access Memory (MRAM). Они изменили некоторые элементы этих устройств, чтобы они служили в качестве высокая пропускная способность и компактные источники случайности (т.е. энтропия).

«Наш вероятностный компьютер состоит из множества бистабильных вероятностных элементов (называемых вероятностными битами или p-битами)»,-объяснил Амири. «Взаимодействия между этими p-битами могут быть запрограммированы таким образом, чтобы сеть P-Bit (называемая вероятностным ISING Machine или PIM) в совокупности через пространство решения проблемы. Наши P-биты реализуются с использованием цифровой CMOS-схемы на нашей ASIC, а последовательности использования битов считываются из соседнего чипа V-MTJ, чтобы обеспечить необходимую случайность. Энергетический минимум PIM, предназначенный для того, чтобы соответствовать решению, представляемому для решения решения, предпринимаемого для возникновного решения, предпринимаемого для возникновного решения.

Новая вероятностная архитектура, разработанная Амири и его коллегами, могла бы теоретически использоваться для эффективного решения многих реальных проблем, включая различные задачи оптимизации. Однако в рамках своего исследования команда специально применила свою архитектуру к задачам интегральной факторизации, которые, как известно, очень сложны для решения вычислительных вычислений.

«Это было хорошее место для начала, главным образом потому, что во всем энергетическом ландшафте можно найти только одно правильное решение, и потому что легко проверить, обнаружили ли мы правильные факторы или нет», – сказал Амири. «Однако тот же подход может быть применен ко многим другим вычислительным проблемам».

Два центральных преимущества архитектуры, разработанной этой исследовательской группой, – это то, что она цифровая и синхронная. Это в отличие от большинства других PIM, представленных в предыдущих работах.

«Это означает, что вероятностный компьютер работает с часами, которые определяют четко определенный интервал времени, по которому P-биты могут обновляться и не требуют схем, требующих областей, таких как цифровые преобразователи в анализ»,-сказал Амири. «Кроме того, использование V-MTJ, которые в настоящее время реализованы в отдельном чипе от ASIC, но в конечном итоге могут быть интегрированы в него, сохраняют область и могут обеспечить высокопроизводительные последовательности случайных битов для P-битов».

V-MTJS, компоненты, которые Амири и его коллеги использовали для создания своей архитектуры, были обнаружены по своей природе более надежными по отношению к вариациям устройства к устройствам, когда они используются для генерации случайных битов по сравнению с другими генераторами случайных спинтронных битов, используемых в прошлом. Первоначальные выводы команды были очень многообещающими, подчеркивая обещание их подхода для создания вероятностных компьютеров.

Примечательно, что, хотя он опирается на VMTJS, новый подход также совместим с установленными процессами производства CMOS и стратегиями цифрового проектирования. В будущем он может способствовать масштабному изготовлению PIM, которые могут решить широкий спектр реальных проблем оптимизации быстрее и эффективнее.

«Нашим следующим шагом будет адаптация этой конструкции к реализации проблем, отличных от факторизации», – добавил Амири. «Например, у нас есть чип в работах, который адаптирован к другим задачам оптимизации с реальным значением. Кроме того, мы планируем интегрировать V-MTJ непосредственно на CMOS в более продвинутом локальном узле, который позволит нам сделать вероятностный компьютер еще более компактным».

© 2025 Science X Network