IBM разрабатывает новый 64-ядерный вычислительный чип со смешанными сигналами в памяти

На протяжении десятилетий инженеры-электронщики пытались разработать все более совершенные устройства, которые могли бы выполнять сложные вычисления быстрее и потреблять меньше энергии. Это стало еще более очевидным после появления искусственного интеллекта (ИИ) и алгоритмов глубокого обучения, к которым обычно предъявляются существенные требования как с точки зрения хранения данных, так и с точки зрения вычислительной нагрузки.

Многообещающий подход к запуску этих алгоритмов известен как аналоговые вычисления в памяти (AIMC). Как следует из названия, этот подход заключается в разработке электроники, способной выполнять вычисления и хранить данные на одиночный чип. Чтобы реально добиться улучшения скорости и энергопотребления, этот подход в идеале должен также поддерживать цифровые операции и связь на кристалле.

Исследователи из IBM Research Europe недавно разработали новый 64-ядерный вычислительный чип со смешанными сигналами в памяти, основанный на устройствах памяти с фазовым изменением, который может лучше поддерживать вычисления глубоких нейронных сетей. Их 64-ядерный чип, представленный в статье в Природная электроникана данный момент добился весьма многообещающих результатов, сохранив точность алгоритмов глубокого обучения, одновременно сократив время вычислений и энергопотребление.

«Мы исследовали способы использования устройств с фазовой памятью (PCM) для вычислений более 7 лет, начиная с того момента, когда мы впервые показали, как реализовать нейронные функции с помощью отдельных устройств PCM», — рассказал Tech Xplore Мануэль Ле Галло, один из авторов статьи.

«С тех пор мы показали, что многие приложения могут извлечь выгоду из использования устройств PCM в качестве вычислительных элементов, таких как научные вычисления и вывод глубокой нейронной сети, для которого мы продемонстрировали практически нулевую потерю точности в аппаратных и программных реализациях с использованием прототипов чипов PCM. С этим новым чипом мы хотели сделать шаг вперед к созданию комплексного аналогового ускорителя вывода AI».

Чтобы создать свой новый вычислительный чип в памяти, Ле Галло и его коллеги объединили ядра на базе PCM с цифровыми вычислительными процессорами, соединив все ядра и цифровые процессоры через внутрикристальную цифровую сеть связи. Их чип состоит из 64 аналоговых ядер на базе PCM, каждое из которых содержит массив синаптических элементарных ячеек размером 256х256 пикселей.

«Мы интегрировали компактные аналого-цифровые преобразователи с синхронизацией по времени в каждое ядро ​​для перехода между аналоговым и цифровым мирами», — объяснил Ле Галло. «Каждое ядро ​​также интегрировано с легкими цифровыми процессорами, которые выполняют функции активации нейронов с выпрямленными линейными единицами (reLU) и операции масштабирования. Глобальный цифровой процессор интегрирован в середину чипа, который реализует сеть долговременной памяти (LSTM)». операции».

Уникальной особенностью чипа команды является то, что содержащиеся в нем ядра памяти и его глобальный процессор связаны между собой цифровой сетью связи. Это позволяет ему выполнять все вычисления, связанные с отдельными слоями нейронной сети, на кристалле, значительно сокращая время вычислений и энергопотребление.

Чтобы оценить свой чип, Ле Галло и его коллеги провели тщательное исследование, запустив на чипе алгоритмы глубокого обучения и проверив его производительность. Результаты их оценки были чрезвычайно многообещающими, поскольку при работе на чипе и тестировании на наборе данных изображений CIFAR-10 глубокие нейронные сети, обученные выполнять задачи распознавания изображений, достигли поразительной точности 92,81%.

«Мы считаем, что это самый высокий уровень точности среди всех существующих на данный момент чипов, использующих подобную технологию», — сказал Ле Галло. «В статье мы также показали, как мы можем легко объединить аналоговые вычисления в памяти с несколькими цифровыми процессорами и цифровой коммуникационной структурой. Измеренная пропускная способность на область для 8-битного умножения матрицы ввода-вывода составляет 400 GOPS/мм.² чипа более чем в 15 раз превосходит предыдущие многоядерные вычислительные чипы с оперативной памятью на основе резистивной памяти, обеспечивая при этом сопоставимую энергоэффективность».

Недавняя работа IBM Research Europe является дальнейшим шагом на пути к разработке чипов AIMC, которые могут удовлетворить потребности и требования алгоритмы глубокого обучения. В будущем конструкция, представленная Ле Галло и его коллегами, может быть дополнительно обновлена, чтобы обеспечить еще лучшую производительность.

«Используя полученные знания из этого чип и еще один 34-элементный чип, представленный на СБИС в 2021 годумы разработали комплексную архитектуру аналогового ускорителя вывода ИИ, которая была опубликована ранее в этом году в журнале IEEE Transactions on VLSI system.— добавил Ле Галло. — Наша концепция сочетает в себе множество аналоговых вычислительных ячеек в памяти со смесью специализированных цифровых вычислительных ядер, соединенных с помощью массивно-параллельной 2D-сетки. В сочетании с сложное обучение аппаратному обеспечению, которое мы разработали в последние годымы ожидаем, что эти ускорители создадут программно-эквивалентные нейронные сети. сеть точности в самых разных моделях в предстоящие годы».

© 2023 Сеть Science X